Continue to Site

Welcome to EDAboard.com

Welcome to our site! EDAboard.com is an international Electronics Discussion Forum focused on EDA software, circuits, schematics, books, theory, papers, asic, pld, 8051, DSP, Network, RF, Analog Design, PCB, Service Manuals... and a whole lot more! To participate you need to register. Registration is free. Click here to register now.

Register Log in

FATAL_ERROR:Xst:Portability/export/Port_Main.h:127:1.17

Status
Not open for further replies.
nikhilsigma

nikhilsigma

Full Member level 2
Joined
Jun 19, 2010
Messages
142
Helped
17
Reputation
34
Reaction score
16
Trophy points
1,298
Location
Delhi, India
Activity points
2,584
Hi..
I am getting this error....**broken link removed**

while synthezing the following code....
I have Highlited the line with error as (-- ERROR IS HERE !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!)


Code VHDL - [expand]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    12:26:35 10/13/2012 
-- Design Name: 
-- Module Name:    memcon - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
 
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
 
entity memcon is
    Port ( clk : in  STD_LOGIC;
           rdata : in  STD_LOGIC_VECTOR (14 downto 0);
           freq : out  STD_LOGIC:='0';
           eram,kuch,reading,writing,exwrite : out  STD_LOGIC;
              count1,test : out integer;  -- testing
           rwram : out  STD_LOGIC;
           addram : out  STD_LOGIC_VECTOR (9 downto 0);
           dataramout : out  STD_LOGIC_VECTOR (63 downto 0);
              dataramin : in  STD_LOGIC_VECTOR (63 downto 0);
           eflash : out  STD_LOGIC;
           rwflash : out  STD_LOGIC;
              addflash : out std_logic_vector(15 downto 0);
              dataflashout : out  STD_LOGIC_VECTOR (63 downto 0);
           dataflashin : in  STD_LOGIC_VECTOR (63 downto 0));
end memcon;
 
architecture Behavioral of memcon is
type rr is array (0 to 7) of std_logic_vector(14 downto 0);
signal request,request1: rr;
signal pro,pro1,pro2 :std_logic:='0';
signal reqcomplete,count : integer:=0;
signal buff : std_logic_vector(63 downto 0):=(others =>'0');
type tttt is array (0 to 1023) of std_logic_vector(63 downto 0);
signal temp : tttt := (others =>(others=> '0'));
signal wr_eff : std_logic_vector(0 to 7):=(others=>'0');   -- recording overlaping write
begin
    
--GETTING REQUESTS  
    process(clk)  -- Storing requests
    variable check99,cnt,endd:integer:=0;
    variable pass : std_logic:='0';
    variable e :integer :=1;
    variable tempreq : std_logic_vector(14 downto 0);
    begin
        if(rising_edge(clk))
        then
            
            if(e=1)
            then
                if(check99=0)
                then
                    freq<='1';
                    check99:=1;
                else
                    freq<='0';
                    if(cnt=0)           -- copying + rescheduling
                    then
                        request(cnt)<=rdata;
                    elsif(cnt<=7)
                    then
                        tempreq:=rdata;
                        if(request(cnt-1)(14)='0')  -- checking write
                            then
                            if(tempreq(14)='1') -- checking read
                            then
                                if(pass='0')
                                then
                                    if(tempreq(7 downto 4)/=request(cnt-1)(7 downto 4)) -- checking page
                                    then
                                        request(cnt)<=request(cnt-1);
                                        request(cnt-1)<=tempreq;
                                    else
                                        request(cnt)<=tempreq;
                                    end if;
                                else
                                    pass:='0';
                                    request(cnt)<=tempreq;
                                end if;
                            else
                                if(tempreq(13 downto 8)=request(cnt-1)(13 downto 8)) -- checking block
                                then
                                    wr_eff(cnt-1)<='1';
                                    wr_eff(cnt)<='1';
                                    pass:='1';
                                end if;
                                request(cnt)<=tempreq;
                            end if;
                        else
                            request(cnt)<=tempreq;
                        end if;
                    end if;
                    cnt:=cnt+1;
                    endd:=endd+1;
                    check99:=0;
                end if;
            end if;
            
            if(cnt=3) -- starting read write
            then
                pro1<='1';
            else
                pro1<='0';
            end if;
 
            
            if(cnt>=8)      -- completing the 8 reequest copying process
            then
                cnt:=0;
                e:=0;
            end if;
            
            if(reqcomplete=1)           -- checking whether all 8 requests are processed
            then
                e:=1;
            end if;
            
            if(endd>=15)
            then
                e:=0;
            end if;
        end if; 
    end process;
 
    
    
--************************************ controller ***************************************************   
    kuch<=request(0)(14);
    
    process(clk)
    variable clkcnt,pg,page,tempadd : integer :=0;
    variable locnt, sou,too : integer :=0;
    variable ddf :std_logic_vector(63 downto 0);
    begin
        if(rising_edge(clk))
        then
            if(reqcomplete=1)
            then
                reqcomplete<=0;
            end if;
            
            count1<=clkcnt;
            if(pro1='1')
            then
                pro<='1';
            end if;
            if(pro='1')
            then
                if(request(count)(14)='1')  -- Checking read)
                then
                    reading<='1';
                    writing<='0';
                    if(clkcnt<32)
                    then
                        dataflashout<=(others=>'Z');
                        dataramout<=(others=>'Z');
                        eflash<='1';
                        rwflash<='1';
                        clkcnt:=clkcnt+1;
                        addflash<=(request(count)(13 downto 4) & CONV_STD_LOGIC_VECTOR(0,6));
                    elsif(clkcnt=32)
                    then
                        eram<='1';
                        rwram<='0';
                        addram<=(request(count)(3 downto 0) & (CONV_STD_LOGIC_VECTOR(locnt,6)));    
                        locnt:=locnt+1;
                        clkcnt:=clkcnt+1;
                        buff<=dataflashin;
                        addflash<=(request(count)(13 downto 4) & CONV_STD_LOGIC_VECTOR(locnt,6));
                    elsif(clkcnt<98)
                    then
                        if(clkcnt=97)
                        then
                            eflash<='0';
                        end if; 
                        dataramout<=buff;
                        buff<=dataflashin;
                        addram<=(request(count)(3 downto 0) & CONV_STD_LOGIC_VECTOR(locnt,6));
                        locnt:=locnt+1;
                        clkcnt:=clkcnt+1;
                        addflash<=(request(count)(13 downto 4) & CONV_STD_LOGIC_VECTOR(locnt,6));
                    else
                        dataramout<=buff;
                        addram<=(request(count)(3 downto 0) & CONV_STD_LOGIC_VECTOR(locnt,6));
                        eflash<='0';
                        eram<='0';
                        locnt:=0;
                        clkcnt:=0;
                        count<=count+1;
                        too:=too+1;
                        --dataramout<=(others=>'Z');
                        if(too=8)
                        then
                            too:=0;
                            pro<='0';
                            count<=0;
                            reqcomplete<=1;
                        end if;
                    end if;
 
                elsif(request(count)(14)='0')        ---  STARTING WRITE  *****************************************************************************
                then    
                    exwrite<=wr_eff(count);
                    reading<='0';
                    writing<='1';
                    if(wr_eff(count)='0') -- simple write
                    then
                        if(clkcnt<32)
                        then
                            dataflashout<=(others=>'Z');
                            dataramout<=(others=>'Z');
                            eflash<='1';
                            rwflash<='0';
                            addflash<=(request(count)(13 downto 8)& "0000" & CONV_STD_LOGIC_VECTOR(0,6));
                            clkcnt:=clkcnt+1;
                        elsif(clkcnt=32)
                        then
                            temp(0)<=dataflashin;
                            clkcnt:=clkcnt+1;
                            locnt:=0;
                            page:=0;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<1057)                      
                        then
                            if(locnt=64)
                            then
                                locnt:=0;
                                page:=page+1;
                            end if;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataflashin;
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                            
                        elsif(clkcnt=1057)
                        then
                                eram<='1';
                                rwram<='1';
                                rwflash<='0';
                            
                            page:=conv_integer(request(count)(7 downto 4));
                            locnt:=0;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataflashin;
                            locnt:=locnt+1;
                            clkcnt:=clkcnt+1;
                            addram<=(request(count)(3 downto 0) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<1122)
                        then
                            if(clkcnt=1121)
                            then
                                eram<='0';
                                rwram<='0';
                            end if;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataramin;
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            addram<=(request(count)(3 downto 0) & conv_std_logic_vector(locnt,6));
                        
                        elsif(clkcnt<1153)
                        then
                            
                            clkcnt:=clkcnt+1;
                            locnt:=0;
                            page:=0;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<2177)
                        then
                            if(locnt=64)
                            then
                                locnt:=0;
                                page:=page+1;
                            end if;
                            tempadd:=(page*64)+locnt;       ---  ERROR IS HERE !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
                            dataflashout<= temp(tempadd);
                            ddf:= temp(tempadd);
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            sou:=locnt-1;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        else
                            dataflashout<=(ddf+1);
                            eflash<='0';
                            locnt:=0;
                            clkcnt:=0;
                            too:=too+1;
                            count<=count+1;
                            if(too=8)
                            then
                                too:=0;
                                pro<='0';
                                count<=0;
                                reqcomplete<=1;
                            end if;
                        end if;
                    else                    --  merged write
                        if(clkcnt<32)
                        then
                            dataflashout<=(others=>'Z');
                            dataramout<=(others=>'Z');
                            eflash<='1';
                            rwflash<='0';
                            addflash<=(request(count)(13 downto 8)& "0000" & CONV_STD_LOGIC_VECTOR(0,6));
                            clkcnt:=clkcnt+1;
                        elsif(clkcnt=32)
                        then
                            temp(0)<=dataflashin;
                            clkcnt:=clkcnt+1;
                            locnt:=0;
                            page:=0;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<1057)                      
                        then
                            if(locnt=64)
                            then
                                locnt:=0;
                                page:=page+1;
                            end if;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataflashin;
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                            
                        elsif(clkcnt=1057)
                        then
                                eram<='1';
                                rwram<='1';
                                rwflash<='0';
                            
                            page:=conv_integer(request(count)(7 downto 4));
                            locnt:=0;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataflashin;
                            locnt:=locnt+1;
                            clkcnt:=clkcnt+1;
                            addram<=(request(count)(3 downto 0) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<1122+64)
                        then
                            if(clkcnt=1121)
                            then
                                count<=count+1;
                                too:=too+1;
                            end if;
                            if(clkcnt=1121+64)
                            then
                                eram<='0';
                                rwram<='0';
                            end if;
                            tempadd:=page*64+locnt;
                            temp(tempadd)<=dataramin;
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            addram<=(request(count)(3 downto 0) & conv_std_logic_vector(locnt,6));
                        
                        elsif(clkcnt<1153+64)
                        then
                            
                            clkcnt:=clkcnt+1;
                            locnt:=0;
                            page:=0;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        elsif(clkcnt<2177+64)
                        then
                            if(locnt=64)
                            then
                                locnt:=0;
                                page:=page+1;
                            end if;
                            tempadd:=page*64;--+locnt;
                            dataflashout<=temp(tempadd);
                            ddf:= temp(tempadd);
                            clkcnt:=clkcnt+1;
                            locnt:=locnt+1;
                            sou:=locnt-1;
                            addflash<=(request(count)(13 downto 8) & conv_std_logic_vector(page,4) & conv_std_logic_vector(locnt,6));
                        else
                            dataflashout<=(ddf+1);
                            eflash<='0';
                            locnt:=0;
                            clkcnt:=0;
                            too:=too+1;
                            count<=count+1;
                            if(too=8)
                            then
                                too:=0;
                                pro<='0';
                                count<=0;
                                reqcomplete<=1;
                            end if;
                        end if;
                    end if;
                end if;
                test<=locnt;-- testing
            end if;
        end if;
    end process;
                
                
            
end Behavioral;
 

Status
Not open for further replies.

Similar threads

Part and Inventory Search

Welcome to EDABoard.com

Sponsor

Back
Top