Looking for information about PCI Core for Xilinx

[Black Jack]

Hello!

I need PCI master/target core for my new design.
Now I collect information about availiable Cores.
Could you advice which core easy to use, please?
Xilinx, CAST, PLDA, OpenCores ... etc., please.

I preffer Xilinx core but I can`t find any reference design
in Xilinx WEB for bus-master (for example, PCI to Dual-Port memory bus-master).

Could you share any info about Xilinx (non-Xilinx) implementation of
PCI bus-master, please? Especcially using XILINX Core...

Also I`m looking about Xilinx PCI implementation course materials.

-- Regards

 

[goshka]

pci xilinx

I use this core.
https://www.opencores.org/project,pci
It's work ok.
But core perfomance i can not evaluate.

Украина? Вопросы по пользованию Xilinx core generator обсуждались на
https://electronix.ru/forum/index.php?s=25d6f83ce839708959cb5ae51881bb33&showforum=15
(поиск по форуму)

https://www.xilinx.com/support/documentation/ip_documentation/pci_32_ds206.pdf

 

[Black Jack]

xilinx core generator pci forum

Hi!
Thank you for assistance!
I have registration at https://electronix.ru/
But I`m looking now for examples for Xilinx PCI LogicCore
bus-master projects. Xilinx provide only one "ping" project
and without any datasheet or clear description.

Could you share PCI bus-master design example with Xilinx Core, please?

 

[goshka]

xilinx

Я плохо по английски. Поэтому лучше обсудить в рускоязычном форуме, напр., на форуме электрониха.

А что нужно/ непонятно?

Core generator предлагает менюшки конфигурации как приведено выше по ссылке в .pdf
Генерирует .vhd и .ngc .

.vhd содержит описание портов (синтезируется как syn_black_box).
.ngc содержит implementation и должен лежать в каталоге с исходными текстами проекта.

Генерируете с помощью core generator файлы.
Подключаете в проект и пробуете работу pci.
Тестируете perfomance.

Пример пользования core generator выложил в upload на сахару.
Где это- можно поискать при пом google по форуму телесистем или электрониха.

 

[Black Jack]

core generator как

Я плохо по английски. Поэтому лучше обсудить в рускоязычном форуме, напр., на форуме электрониха.

А что нужно/ непонятно?

Core generator предлагает менюшки конфигурации как приведено выше по ссылке в .pdf
Генерирует .vhd и .ngc .

.vhd содержит описание портов (синтезируется как syn_black_box).
.ngc содержит implementation и должен лежать в каталоге с исходными текстами проекта.

Генерируете с помощью core generator файлы.
Подключаете в проект и пробуете работу pci.
Тестируете perfomance.

Пример пользования core generator выложил в upload на сахару.
Где это- можно поискать при пом google по форуму телесистем или электрониха.

Спасибо за информацию.
Писал по-английски, т.к. тут на форуме косо смотрят не на англ.
Вопрос в том, что хотелось-бы посмотреть на какой-то дизайн с применением
ядра Хilinx PCI. В идеале PCI bus-master to Dual-Port RAM. К сожалению никаких ref. design не нашел. Что-то слабо у Xilinx с этим. А интерфейс с user side несколько заморочливый.

Может у Вас есть какие-то обучающие материалы или может есть какой-то проект с этим ядром?
Кстати... где на сахаре искать пример core generator?

 

[goshka]

post для pci

Xilinx core generator work result have example_design_directory && simulation_model_directory.
https://www.xilinx.com/support/documentation/ip_documentation/pci_64_gsg260.pdf

Loock at generated core result.

https://electronix.ru/forum/lofiversion/index.php/t2843.html
https://electronix.ru/forum/lofiversion/index.php/t138.html
................................